Arquitectura de los DSP y sus modulos enbebidos

 

Detalles del bloque DSP

El bloque DSP Stratix IV es una arquitectura de silicio de alto rendimiento con una gran programabilidad que ofrece un procesamiento optimizado en muchas aplicaciones. Cada bloque DSP proporciona ocho multiplicadores de 18 x 18, así como registros, sumadores, subtractores, acumuladores y funciones de unidad de suma que se requieren con frecuencia en los algoritmos DSP típicos. El bloque DSP admite anchos de bits completamente variables y varios modos de redondeo y saturación para cumplir de manera eficiente con los requisitos exactos de su aplicación. Ver Figura 1.

Figura 1. Arquitectura de bloques DSP

Soluciones integrales de DSP

Las soluciones DSP de Xilinx incluyen silicio, IP, diseños de referencia, placas de desarrollo, herramientas, documentación y capacitación para permitir una amplia gama de aplicaciones en una amplia gama de mercados, que incluyen, entre otros, comunicaciones inalámbricas, centros de datos y aeroespacial y defensa.

Las FPGA stratix IV realizan el levantamiento pesado de DSP

Puede utilizar FPGA de Stratix IV para implementar sistemas DSP completos y de alto rendimiento, y puede utilizarlos como coprocesadores FPGA. En aplicaciones de coprocesador, las FPGA Stratix IV aceleran las funciones DSP críticas para el rendimiento que de otro modo consumirían la mayor parte de la potencia de procesamiento del procesador host y ralentizarían el rendimiento general del sistema.

Cuando se utilizan como coprocesadores, las FPGA Stratix IV aumentan el rendimiento general del sistema al descargar cálculos complejos en sistemas inalámbricos, de transmisión, de imágenes médicas y militares del procesador host.

Altera ofrece una amplia gama de servicios de soporte, herramientas y plataformas de desarrollo para implementar diseños DSP en FPGA Stratix IV. También puede desarrollar rápidamente FPGA Stratix IV en coprocesadores FPGA definidos por el usuario utilizando DSP Builder,la herramienta de desarrollo de arquitectura de flujo de datos de Altera basada en las herramientas matlab y Simulink líderes en la industria de The MathWorks.

Una vez que se captura la arquitectura del coprocesador, se puede implementar automáticamente en una FPGA Altera Stratix IV o exportarse a la herramienta de desarrollo del sistema SOPC Builder de Altera para una mayor integración en la arquitectura general del sistema. ®

Altera también ofrece kits de desarrollo DSP que puede utilizar para verificar sus sistemas DSP en hardware en la fase de prototipo de su ciclo de diseño.


[1]
“Stratix IV FPGA High-Performance DSP Features,” www.intel.com. https://www.intel.com/content/www/us/en/programmable/products/fpga/features/stxiv-dsp-block.html (accessed Dec. 08, 2021).

‌




Comentarios

Publicar un comentario

Entradas populares de este blog

Software Xilinx ISE

Imagen
 En general lo que diferencia a los distintos flujos de diseño empleados para un mismo fin, son las distintas herramientas que se usan en cada fase, así como los distintos puntos de entrada y salida de dichas herramientas. Para estas prácticas se han escogido las herramientas Xilinx ISE. Xilinx ISE en si constituye un flujo de diseño completo formado por muchas herramientas distintas integradas, sin embargo carece de flexibilidad y potencia que proporciona un simulador de lenguajes HDL, sobre todo porque este nos permite la creación de entidades de test para verificación Pre-síntesis y Post-implementación. En la figura 1 se puede observar el flujo de diseño propuesto. En la presente práctica se va a hacer un recorrido por el flujo de diseño antes descrito, empleando para ello un proyecto de complejidad moderada pero con el que se tenga la oportunidad de hacer uso del mayor numero de herramientas y recursos. Se va a desarrollar un circuito que encienda/apague un LED (LD0) a una velo...
Leer más

Calculara la capacidad de carga dinámica

Imagen
  La capacidad de carga para un rodamiento de bola es de 7050lb para un millon de revoluciones ¿Cual es la duracion eperada para Ld si se aplica una carga de 3500lb? #estamos declarando variables p= 3500 c= 7050 k= 3 Ld= 10e6 #calcular L10 L10=Ld*(c/p)**k scn= "{:e}" . format (L10) print (scn) 8.172656e+07 Calcular la capacidad de carga dinamica de rodamientode bola con ranura profunda que soporta una carga radial pura de 650lb y trabaja a una velocidad de 600rpm, el diametro minimo del eje es de 1.48", esta instalado en un transportador industrial, se calculo para una vida en horas L10= 3000, k=3 #declarar los datos L10= 30e3 k= 3 p= 650 w= 600 #Calcular Ld Ld=w*L10* 60 scn= "{:e}" . format (Ld) print ( "Ld=" )  print (scn) #calcular c, capacidad de carga dinamica. c=p*(Ld/ 10e6 )**( 1 /k) scn= "{:e}" . format (c) print ( "c=" ) print (scn) Ld= 1.080000e+09 c= 3.095432e+03 #factor de rotacion. fn=( 0.03 * 600 )*...
Leer más

Compuertas Lógicas y Algebra de Boole clase 13 de septiembre

Imagen
  Las Compuertas Lógicas   son circuitos electrónicos conformados internamente por transistores que se encuentran con arreglos especiales con los que otorgan señales de voltaje como resultado o una salida de forma booleana, están obtenidos por operaciones lógicas binarias (suma, multiplicación). También niegan, afirman, incluyen o excluyen según sus propiedades lógicas. Estas compuertas se pueden aplicar en otras áreas de la ciencia como   mecánica ,   hidráulica   o   neumática . Existen diferentes tipos de compuertas y algunas de estas son más complejas, con la posibilidad de ser simuladas por compuertas más sencillas. Todas estas tienen tablas de verdad que explican los comportamientos en los resultados que otorga, dependiendo del valor booleano que tenga en cada una de sus entradas. Compuerta AND Esta compuerta es representada por una multiplicación en el Algebra de Boole. Indica que es necesario que en todas sus entradas se tenga un estado binario 1 pa...
Leer más