Muestreo y Retencion

 

Principios analógicos: Cómo funcionan los circuitos de muestreo y retención y cómo asegurar la precisión del ADC

Por Art Pini

Colaboración de Editores de Digi-Key de América del Norte

La conversión de una señal analógica del mundo "real" a una señal digital que pueda ser procesada en sentido ascendente es una función fundamental de los sistemas electrónicos, que van desde la grabación de audio hasta la Internet de las Cosas (IO), la IO Industrial (IOT), y ahora la inteligencia artificial (IA) de las cosas (IOT). Sin embargo, para llevarla a cabo con eficacia y eficiencia es necesario un nivel de comprensión de los principios y medidas subyacentes que a menudo se pasan por alto.

Por ejemplo, ¿cómo se "retiene" y luego se "muestrea" exactamente una señal antes de la conversión, dado que una señal analógica común aplicada a la entrada de un convertidor analógico-digital (ADC) cambia continuamente de amplitud y será diferente al final de la conversión que al principio? Este cambio de amplitud o sesgo puede dar lugar a un grave error, especialmente para las SAE de alta resolución que tardan más tiempo en convertir una señal. El desafío para los diseñadores es entender y eliminar esta fuente de error.

Este artículo muestra cómo se logra evitar la desviación de la amplitud utilizando un circuito de muestra y retención (S&H) o de seguimiento y retención (T&H) para el ADC. El S&H (o T&H) realiza el verdadero muestreo de la entrada y opera entre el filtro de paso bajo antialiasing de la entrada y el ADC. El artículo analiza las características y los criterios de selección de los CI de S&H y examina los ADC con CI de S&H integrado. A título ilustrativo se utilizan dispositivos de ejemplo con características diversas para diferentes aplicaciones de Texas InstrumentsMaxim Integrated y Analog Devices.


Función de la toma de muestras y retención en ADC

Cuando se aplica una señal no CC a la entrada de un ADC, esta cambia de amplitud continuamente. Sin embargo, el proceso de conversión analógico-digital toma un intervalo de tiempo finito, por lo que a lo largo de ese tiempo, la amplitud de la entrada del ADC cambiará (Figura 1). Es esta desviación de la amplitud lo que resulta en un error potencialmente grave.

Figura 1: Un SAE con una señal de entrada variable está sujeto a errores de amplitud (arriba) debido a las variaciones de amplitud de la señal durante la digitalización (abajo). (Fuente de la imagen: Digi-Key Electronics)




Figura 2: La principal diferencia entre un circuito S&H (izquierda) y un T&H (derecha) es la duración del período de seguimiento: es corto en el S&H y largo en el T&H. (Fuente de la imagen: Digi-Key Electronics)

Ambos tipos de circuitos muestrean la señal de entrada y mantienen constante el voltaje muestreado durante todo el proceso de conversión. La salida del circuito T&H (derecha) sigue la señal de entrada hasta que se le indica que muestre; luego mantiene el valor de la muestra durante la conversión ADC. El S&H tiene una apertura de muestra más corta y su salida es una serie de niveles de muestra (izquierda). La diferencia clave entre T&H y S&H es la duración del intervalo de seguimiento: muy corto para el S&H y significativamente más largo para el T&H. Ambos circuitos dependen de un interruptor rápido para aislar un capacitor de almacenamiento que ha sido conectado a la entrada de la señal. El resto de este artículo utilizará S&H como sinónimo de S&H o T&H.

La etapa S&H realiza el verdadero muestreo de la entrada y opera entre el filtro de paso bajo antialiasing de la entrada y el ADC. El filtro de paso bajo realiza una limitación de banda antialiasing y debe preceder al S&H para limitar la señal antes de la toma de muestras para evitar el aliasing (Figura 3).



[1]
“Principios analógicos: Cómo funcionan los circuitos de muestreo y retención y cómo asegurar la precisión del ADC,” www.digikey.com.mx. https://www.digikey.com.mx/es/articles/analog-fundamentals-sample-and-hold-circuits-work-adc-accuracy (accessed Dec. 08, 2021).




Comentarios

Entradas populares de este blog

Software Xilinx ISE

Calculara la capacidad de carga dinámica

Compuertas Lógicas y Algebra de Boole clase 13 de septiembre